#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09069773 A

(43) Date of publication of application: 11.03.97

(51) Int. Cl

H03L 7/181 H03L 1/02 H04L 7/033

(21) Application number: 07245388

(22) Date of filing: 30.08.95

(71) Applicant:

ANDO ELECTRIC CO LTD

(72) Inventor:

YANAGISAWA KOJU

## (54) CLOCK EXTRACTION CIRCUIT


#### (57) Abstract:

PROBLEM TO BE SOLVED: To suppress the occurrence of residual jitter by controlling a phase shift oscillator in accordance with the temperature variance to suppress the frequency change caused by the temperature variance.

SOLUTION: This circuit consists of a phase shift oscillator 2 which controls phase shift of a clock in accordance with an inputted control signal to output the clock synchronized with a data signal, a frequency counter 3 which takes a reference frequency from a reference oscillator 4 as the input to measure the frequency of the phase shift oscillator 2, a temperature sensor 7 which measures the temperature of the phase shift oscillator 2, and a control circuit 8 which outputs the control signal corresponding to the temperature variance to the phase shift oscillator 2 at the time of detecting the temperature variance of the phase shift oscillator 2 by the temperature sensor and synchronizes the clock of the phase shift oscillator 2 with the clock of the data signal.



COPYRIGHT: (C)1997,JPO



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-69773

(43)公開日 平成9年(1997)3月11日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ		技術表示箇所
H 0 3 L	7/181			H03L	7/06	С
	1/02				1/02	
H 0 4 L	7/033			H04L	7/02	В

審査請求 未請求 請求項の数2 FD (全 5 頁)

(21)出願番号	特顧平7-245388	(71)出願人	000117744
			安藤電気株式会社

東京都大田区蒲田4丁目19番7号 平成7年(1995)8月30日 (22)出願日

(72)発明者 柳沢 幸樹 東京都大田区蒲田4丁目19番7号 安藤電


気株式会社内

# (54) 【発明の名称】 クロック抽出回路

## (57)【要約】

【課題】 温度変動に応じて移相発振器の制御を行うこ とにより、温度変動による周波数変化を抑えることを可 能とすることで残留ジッタの発生を抑えることができる クロック抽出回路を提供する。

【解決手段】 入力した制御信号に応じてクロックの移 相を制御することによりデータ信号に同期したクロック を出力する移相発振器32と、基準発振器4より基準周 波数を入力することにより移相発振器32の周波数を測 定する周波数カウンタ3と、移相発振器32の温度を測 定する温度センサ7と、温度センサ7により移相発振器 32の温度変動を検出すると、この温度変動に応じた制 御信号を移相発振器32に出力することにより、移相発 振器32のクロックをデータ信号のクロックに同期させ る制御回路8とにより構成される。



【特許請求の範囲】

【請求項1】 入力したデータ信号よりクロック成分を 抽出するクロック抽出回路において、

入力した制御信号に応じてクロックの移相を制御するこ とにより前記データ信号に同期したクロックを出力する 移相発振器(2)と、

基準発振器(4) より基準周波数を入力することにより移 相発振器(2) の周波数を測定する周波数カウンタ(3) と、

移相発振器(2) の温度を測定する温度センサ(7) と、 温度センサ(7) により移相発振器(2) の温度変動を検出 すると、この温度変動に応じた制御信号を移相発振器 (2) に出力することにより、移相発振器(2) のクロック をデータ信号のクロックに同期させる制御回路(8)を備 えることを特徴とするクロック抽出回路。

【請求項2】 請求項1に記載のクロック抽出回路にお いて、制御回路(8)は、少なくとも異なる2点の温度に おける移相発振器(2) の発振周波数を測定してこの発振 周波数が所望の周波数になる前記制御信号をそれぞれ求 め、この求めた制御信号のデータを基に温度センサ(7) で検出した温度における制御信号を予測し、移相発振器 (2) に出力することを特徴とするクロック抽出回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はPLL(Phase Loc ked Loop) 等のクロック抽出回路、より具体的には温度 変化による残留ジッタの発生を防ぐ残留ジッタ抑圧回路 を内蔵したクロック抽出回路に関する。

[0002]

【従来の技術】入力したデータ信号のクロックを抽出す 30 るクロック抽出回路を提供することを目的とする。 るクロック抽出回路では、データ信号のクロックを抽出 する前にデータ信号の入力側を一旦切り離し、移相発振 器の周波数を基準発振器の同調させることにより校正を 行う。そして、この校正を行った後、データ信号を接続 してクロックの抽出を行うことにより、ジッタが発生し て特性が低下するのを防止していた。

【0003】次に、従来技術におけるクロック抽出回路 の構成を図3に示す。図3で、クロック抽出回路は、デ ータ信号が入力される入力端子とクロック抽出回路とを 切り離す切替器1と、データ信号に同期したクロックを 出力する移相発振器32と、移相発振器32より出力さ れたクロックを分周する1/N分周器33と、分周器3 3の出力および基準発振器4の基準周波数を入力してこ れらを比較する移相比較器(PD)35と、移相比較器 35で求めた誤差信号を積分するループフィルタLP F)36と、ループフィルタ36より出力された誤差電 圧を保持して移相発振器32に出力することにより移相 発振器32の出力を制御する電圧保持回路37により構 成される。

【0004】次に、図3に示した従来技術におけるクロ

ック抽出回路の動作を説明する。まず移相発振器32を 校正するため、切替器1を断にしてデータ信号が入力さ れない状態にするとともに、電圧保持回路37をオフ状 態にする。切替器1を断、電圧保持回路37をオフにす ると、図4に示すようなPLL回路となり、基準発振器 4の周波数f0に対し、移相発振器32の周波数がf0

×Nになるように校正される。

【0005】移相発振器32の校正終了後、電圧保持回 路(図3)37をオンにしてループフィルタ36の出力 10 を保持し、移相発振器32の発振周波数を固定する。次 に、切替器1をデータ信号が入力できるように接続状態 にし、入力したデータ信号よりクロックの抽出を行う。 図5は、入力端子に入力されたデータ信号(上)と、出 力端子より出力されたクロック信号(下)を示したもの である。図5に示すように、データ入力の立ち上がりに 同期したクロック信号(fo ×N)が出力端子より出力 される。

[0006]

【発明が解決しようとする課題】しかし、このような従 来技術では、切替器1を接続状態にしてデータ信号を入 力した状態で温度変動があった場合、移相発振器32の 周波数が変動し、データ信号と移相発振器32の周波数 の差だけ残留ジッタが増加するという問題があった。こ のように残留ジッタが増加すると、たとえば通信分野で は雑音が発生したり、データが正確に受信できなくなる という問題が発生する。

【0007】この発明は、温度変動に応じて移相発振器 の制御を行うことにより、温度変動による周波数変化を 抑えることを可能とすることで残留ジッタの発生を抑え

[0008]

【課題を解決するための手段】この目的を達成するため に、この発明は、入力したデータ信号よりクロック成分 を抽出するクロック抽出回路は、入力した制御信号に応 じてクロックの移相を制御することによりデータ信号に 同期したクロックを出力する移相発振器32と、基準発 振器4より基準周波数を入力することにより移相発振器 32の周波数を測定する周波数カウンタ3と、移相発振 器32の温度を測定する温度センサ7と、温度センサ7 により移相発振器32の温度変動を検出すると、この温 度変動に応じた制御信号を移相発振器32に出力するこ とにより、移相発振器32のクロックをデータ信号のク ロックに同期させる制御回路8とを備える。

[0009]

【発明の実施の形態】次に添付図面を参照して本発明に よるクロック抽出回路の実施の形態を詳細に説明する。 【0010】図1はこの発明によるクロック抽出回路の 実施の形態を示す構成図であり、同図において図3と同 じ構成要素には同一の符号を記してある。本実施の形態 50 において、切替器1はクロックの抽出を行うデータ信号

Aを入力する入力端子100と移相発振器2の入力端子 との間に接続されている。切替器1がオンの場合には入 力端子100と移相発振器2の入力端子との間が接続さ れ、オフの場合にはこの間が切り離される。

【0011】移相発振器2は、切替器1を介して入力し たデータ信号Aに同期したクロックを、出力端子110 にクロック信号Bとして出力する。すなわち、移相発振 器2は、D/A変換器5に接続され、これにより発振周 波数を設定することが可能である。移相発振器2は、切 替器1をオンにしたときにはデータ信号Aに同調したク ロック信号を出力し、オフにしたときには自走周波数に て発振する。移相発振器2の出力側はまた、発振周波数 校正回路10が接続されている。

【0012】発振周波数校正回路10は、移相発振器2 の発振周波数を測定するための回路であり、周波数カウ ンタ3とこれを動作させる基準発振器4により構成され ている。周波数カウンタ3は2つの入力端子を備え、一 方の入力端子より移相発振器2の出力信号を、他方の入 力端子より基準発振器4の基準周波数をそれぞれ入力 し、移相発振器2の発振周波数をバス100を介して制 20 御装置であるCPU8に送る。

【0013】CPU8にはまた、移相発振器2の温度を 測定する温度測定回路 1 2 が接続されている。温度測定 回路12は、温度センサ7とA/D変換器6により構成 されている。温度センサ7で測定した移相発振器2の温 度は、アナログ信号でA/D変換器6に送られ、この変 換器6でデジタル信号に変換され、バス100を介して CPU8に出力される。

【0014】 CPU8は、バス100を介して入力した 移相発振器2の発振周波数とその温度により、移相発振 30 器2の発振周波数を制御する制御回路である。すなわ ち、CPU8は、切替器1をオフにしてデータ信号Aが 入力されない状態で、移相発振器2の発振周波数を測定 し、発振周波数が所望する周波数になるようにD/A変 換器5を設定する。CPU8はまた、移相発振器2の温 度を異なる2点以上の温度に可変し、そのときの温度と 発振周波数により、移相発振器2の温度特性を算出す る。そして、温度変化があった場合、算出した値を基に\*

傾き $A = [(データ2) - (データ1)] / (T2-T1) \cdots (1)$ 

図2は上記式(1)により求めた傾きAをもつ直線グラ 40 フである。

2-5:図2に示したグラフによりT1~T2間の温度 におけるD/A変換器5の設定値を予測する。なお、上 記の例では温度が0°Cと40°Cの場合について説明 しているが、実用温度内で適当な温度差であればよい。 また、2点で予測できない場合には、その他の温度での 校正を適宜行う。さらに、本実施の形態では変化率が直 線であることを前提にしているが、3点以上のサンプリ ングを行うことにより、非直線の場合でも対応すること ができる。

\*D/A変換器5を介して移相発振器2の制御を行う。こ のように、本実施の形態ではCPU8で温度における校 正データの補間を行う。

【0015】データ信号のクロックの抽出を行う場合、 切替器 1 をオンにすることでデータ信号 A に同調したク ロック信号Bを出力する。このとき、たとえば移相発振 器2に温度変化が生じた場合でも、移相発振器2の発振 周波数が所望の周波数になるようにD/A変換器5がC PU8で再設定されるので、データ信号Aの周波数と移 相発振器2の発振周波数が同調され、残留ジッタが抑制 される。

【0016】次に、本実施の形態における作業手順を説 明する。

【0017】1. 移相発振器2の校正は以下の手順によ り行なわれる。

1-1:切替器1をオフにしてデータ信号Aがクロック 抽出回路に入力されないようにする。

1-2:この状態で、移相発振器2の発振周波数を周波 数カウンタ3にて測定し、その測定結果をCPU8に出 力する。そして、CPU8にてこの測定結果を基に、バ ス100を介してD/A変換器5の出力を制御すること で移相発振器2の発振周波数を目標値になるように設定 する。

【0018】2.移相発振器2の温度特性は以下の手順 により求める。

2-1:温度0°Cにて上記1に示した処理を行う。

2-2:次に、移相発振器2の温度を温度センサ7およ びA/D変換器6にて測定する。

2-3:2-1にて求めたD/A変換器5の設定値を 「データ1」、2-2で測定した「温度T1」をそれぞ れCPU8に保存する。

2-4:温度40°Cにて、上記「2-1」から「2-3」の処理を実行し、このときのD/A変換器5の設定 値を「データ2」、測定した「温度T2」をそれぞれC PU8に保存する。そして、「データ1」、「データ 2」、「温度T1」、「温度T2」より移相発振器2の 温度特性を示す傾きAを以下の式(1)により算出す

【0019】3. データ信号Aのクロックの抽出は以下 の手順により行う。

3-1:温度センサ7、A/D変換器6で現在の温度T A を測定する。

3-2:上記2-5より温度TAでの校正データを算出 し、これをD/A変換器5に設定する。

【0020】3-3:移相発振器2の発振周波数を周波 数カウンタ3で測定し、発振周波数が許容範囲内である かどうかを確認する。もし、許容範囲外の場合には、も う一度校正し、上記2-5の校正データにオフセット値 50 として加算する。この式(2)を以下に示す。

[0021]

D/A設定値= (データ1) + A (TA - T1) + (オフセット値) … (2)

(4)

3-4:切替器1をオンにして接続状態にする。これにより、データ信号Aが入力端子100より入力され、移相発振器2にてクロックが抽出されて、出力端子110よりクロック信号Bとして出力される。

5

【0022】3-5:クロック抽出中に、移相発振器2の温度TAが変化した場合、変化相当分の電圧値を上記2-5に示した校正データより算出し、切替器1をオフにすること無くD/A変換器5を再設定する。このように本実施の形態では、温度が最初に設定した値からずれても、切替器1をオフにすることなく、移相発振器2の周波数2を補正することが可能となる。したがって、残留ジッタの少ないクロック信号を抽出することができる。

【0023】次に、本明細書でこれまで述べてきた残留 ジッタについて簡単に説明する。クロックの抽出を行う データ信号と移相発振器2の周波数にΔfのずれが生じ た場合、以下の式により残留ジッタΔJが発生する。な お、ここではデータ信号の速度を662.08Mbps 20 とした。

f ():データ信号速度

 $\Delta f$ : データ信号  $f_0$  と移相発振器 2 の発振周波数の差 (662.08 M×1000×10-6)


 $M: \vec{r}$ ータの最長周期 (PN 2<sup>7</sup> – 1 パターンの場合M = 6)

### 最大位相差

 $\Delta \theta \text{ (deg)} = 2 \pi M \cdot \Delta f / f_0$ =  $2 \pi \times 6 \times 1000 \times 10^{-6}$ = 0. 0 3 8 (deg)

 $J(UI_{p-p}) = \Delta \theta / 2 \pi = 0.006(UI_{p-p})$ 

[図2]



 $PN 2^7 - 1$ のデータパターンのとき、移相発振器 2 の 周波数が  $1 \ 0 \ 0 \ 0$  ppmずれると、 0.  $0 \ 0 \ 6$  UIp-p の残留ジッタが生じることを意味する。

#### [0024]

【発明の効果】この発明のクロック抽出回路によれば、 温度変動に応じて移相発振器の制御を行うので、温度変 動による移相発振器の周波数変化を適切に抑えることが 可能となり、残留ジッタの発生を抑えることができる。

# 【図面の簡単な説明】

【図1】この発明によるクロック抽出回路の実施の形態を示す構成図である。

【図2】図1に示したクロック抽出回路において移相発振器の温度特性を求めたグラフである。

【図3】従来技術におけるクロック抽出回路の構成図である。


【図4】従来技術におけるクロック抽出回路の校正を行う際の構成図である。

0 【図5】入力したデータ信号と出力したクロック出力と を示した波形図である。

#### 【符号の説明】

- 1 切替器
- 2 移相発振器
- 3 周波数カウンタ
- 4 基準発振器
- 5 D/A変換器
- 6 A/D変換器
- 7 温度センサ
- 30 8 CPU


【図4】



₹-¢(RZ)λ⊅-

【図5】

【図1】



【図3】

